501.42818X00

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant(s):

ICHINOSE, et al.

Serial No.:

Not assigned

Filed:

June 25, 2003

Title:

A SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

Group:

Not assigned

LETTER CLAIMING RIGHT OF PRIORITY

Honorable Commissioner of Patents and Trademarks Washington, D.C. 20231 June 25, 2003

Sir:

Under the provisions of 35 USC 119 and 37 CFR 1.55, the applicant(s) hereby claim(s) the right of priority based on Japanese Application No.(s) 2002-184292 filed June 25, 2002.

A certified copy of said Japanese Application is attached.

Respectfully submitted,

ANTONELLI, TERRY, STOUT & KRAUS, LLP

Gregory E. Montone Registration No. 28,141

GEM/amr Attachment (703) 312-6600

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 6月25日

出 願 番 号 Application Number:

特願2002-184292

[ST.10/C]:

[JP2002-184292]

出 願 人 Applicant(s):

株式会社日立製作所

2003年 2月28日

特 許 庁 長 官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

H02006301

【提出日】

平成14年 6月25日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/76

H01L 29/78

【発明者】

【住所又は居所】

東京都青梅市新町六丁目16番地の3 株式会社日立製

作所 デバイス開発センタ内

【氏名】

一瀬 勝彦

【発明者】

【住所又は居所】

東京都青梅市新町六丁目16番地の3 株式会社日立製

作所 デバイス開発センタ内

【氏名】

大塚 文雄

【特許出願人】

【識別番号】

000005108

【氏名又は名称】

株式会社日立製作所

【代理人】

【識別番号】

100080001

【弁理士】

【氏名又は名称】

筒井 大和

【電話番号】

03-3366-0787

【手数料の表示】

【予納台帳番号】

006909

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体集積回路装置およびその製造方法

【特許請求の範囲】

【請求項1】 (a) SiGe層と、前記SiGe層上にエピタキシャル成長された第1のSi層とを有し、素子分離領域で区画された素子形成領域を有する半導体基板と、

- (b) 前記素子分離領域に形成された溝とその内部の絶縁膜よりなる素子分離であって、前記溝は、前記第1のSi層を貫通し、前記SiGe層の途中にその底部を有する素子分離と、
 - (c) 前記素子分離と前記SiGe層との間に形成された第2のSi層と、
- (d)前記素子形成領域の半導体基板の主表面に形成された半導体素子と、 を有することを特徴とする半導体集積回路装置。

【請求項2】 前記素子形成領域は、第1導電型もしくは前記第1導電型と 逆導電型である第2導電型の半導体領域の前記半導体基板からの露出領域であり

前記半導体領域の底部は、前記SiGe層の途中に位置することを特徴とする 請求項1記載の半導体集積回路装置。

【請求項3】 前記半導体領域の底部は、前記素子分離の底部より深い位置にあることを特徴とする請求項2記載の半導体集積回路装置。

【請求項4】 前記半導体集積回路装置は、第1から第3の前記素子形成領域を有し、

第1および第2の素子形成領域は、第1導電型の第1の半導体領域の前記半導体基板からの露出領域であり、

第3の素子形成領域は、前記第1導電型と逆導電型である第2導電型の第2の 半導体領域の前記半導体基板からの露出領域であり、

前記第1と第2の素子形成領域間の素子分離領域の最小幅(H1)より、前記第3と前記第1もしくは第2の素子形成領域間の素子分離領域の最小幅(H2)が大きく、

前記第1および第2の半導体領域の底部は、前記SiGe層の途中に位置する

ことを特徴とする請求項1記載の半導体集積回路装置。

【請求項5】 前記第1および第2の半導体領域の底部は、前記素子分離の 底部より深い位置に位置することを特徴とする請求項4記載の半導体集積回路装 置。

【請求項6】 前記絶縁膜は、前記溝の内壁に形成された熱酸化膜と、その内部の第2絶縁膜とで構成されることを特徴とする請求項1記載の半導体集積回路装置。

【請求項7】 前記熱酸化膜と第2絶縁膜との間には、窒化膜が形成されていることを特徴とする請求項6記載の半導体集積回路装置。

【請求項8】 前記窒化膜は、前記溝の側壁部に形成され、前記溝の底部上には形成されていないことを特徴とする請求項7記載の半導体集積回路装置。

【請求項9】 前記第2絶縁膜は、オゾンとテトラエトキシシランを原料としたCVD法により形成された酸化シリコン膜であることを特徴とする請求項6 記載の半導体集積回路装置。

【請求項10】 前記第2のSi層は、前記素子分離を覆うように形成されていることを特徴とする請求項1記載の半導体集積回路装置。

【請求項11】 前記第2のSi層は、単結晶のSiよりなることを特徴と する請求項1記載の半導体集積回路装置。

【請求項12】 前記第2のSi層は、多結晶のSiよりなることを特徴と する請求項1記載の半導体集積回路装置。

【請求項13】 前記第2のSi層は、前記素子分離と前記SiGe層との間に形成され、前記素子分離と前記第1のSi層との間には形成されていないことを特徴とする請求項1記載の半導体集積回路装置。

【請求項14】 前記半導体素子は、MISFETであり、前記MISFE Tは、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記 ゲート電極の両側の前記半導体基板中に形成されたソース、ドレイン領域と、を 有し、

前記半導体基板の前記素子分離領域上には、前記ゲート電極と同層の導電性膜 が形成されていることを特徴とする請求項1記載の半導体集積回路装置。 【請求項15】 (a) SiGe層と、前記SiGe層上にエピタキシャル成長された第1のSi層とを有する半導体基板を準備する工程と、

- (b) 前記半導体基板をエッチングすることにより前記半導体基板の素子分離 領域に、前記第1のSi層を貫通し前記SiGe層まで到達する溝を形成する工程と、
- (c) 前記溝の底部および側壁を含む前記半導体基板の表面に、第2のSi層を形成する工程と、
- (d) 前記第2のSi層に熱処理を施すことにより前記第2のSi層のうち表面からの一定の厚さのSi膜を第1の絶縁膜とする工程と、
- (e) 前記第1の絶縁膜上に、前記溝を埋め込む程度の第2の絶縁膜を形成し、溝外部の前記第2の絶縁膜を除去することにより前記素子分離領域に形成された素子分離および前記素子分離で区画された素子形成領域を形成する工程と、
- (f)前記素子形成領域に、半導体素子を形成する工程と、 を有することを特徴とする半導体集積回路装置の製造方法。

【請求項16】 前記第2のSi層は、単結晶Si膜であって、前記(c) 工程は、前記単結晶Si膜をエピタキシャル成長により形成することを特徴とす る請求項15記載の半導体集積回路装置の製造方法。

【請求項17】 前記第2のSi層は、多結晶Si膜であって、前記(c) 工程は、前記多結晶Si膜を、前記溝の底部および側壁を含む前記半導体基板の 表面に堆積する工程であることを特徴とする請求項15記載の半導体集積回路装 置の製造方法。

【請求項18】 前記半導体集積回路装置の製造方法は、さらに、

前記(d)工程と前記(e)工程との間に、

(g)前記第1の絶縁膜上に、窒化膜を形成する工程を有することを特徴とする請求項15記載の半導体集積回路装置の製造方法。

【請求項19】 前記半導体集積回路装置の製造方法は、さらに、

前記(d)工程と前記(e)工程との間に、

(g)前記第1の絶縁膜上に、窒化膜を形成した後、前記窒化膜を異方的にエッチングすることにより、前記溝の側壁に窒化膜を残存させる工程を有すること

を特徴とする請求項15記載の半導体集積回路装置の製造方法。

【請求項20】 前記(e)工程の前記第2の絶縁膜は、酸化シリコン膜であり、前記酸化シリコン膜は、オゾンとテトラエトキシシランを原料としたCV D法により形成されることを特徴とする請求項15記載の半導体集積回路装置の 製造方法。

【請求項21】 前記(e)工程の前記第2の絶縁膜は、酸化シリコン膜であり、前記酸化シリコン膜は、オゾンとテトラエトキシシランを原料としたCV D法により堆積した膜に、熱処理を施すことにより形成されることを特徴とする 請求項15記載の半導体集積回路装置の製造方法。

【請求項22】 前記(f)工程は、MISFETを形成する工程であって、前記(f)工程は、前記素子分離領域に前記MISFETを構成するゲート電極と同層の導電性膜を形成する工程を含むことを特徴とする請求項15記載の半導体集積回路装置の製造方法。

【請求項23】 前記半導体集積回路装置の製造方法は、

前記半導体集積回路装置の完成時において、前記第2のSi層が残存している ことを特徴とする請求項15記載の半導体集積回路装置の製造方法。

【請求項24】 (a) SiGe層と、前記SiGe層上にエピタキシャル成長された第1のSi層とを有する半導体基板を準備する工程と、

- (b) 前記半導体基板をエッチングすることにより前記半導体基板の素子分離 領域に、前記第1のSi層を貫通しSiGe層まで到達する溝を形成する工程と
- (c) 前記溝の底部および側壁を含む前記半導体基板の表面を熱酸化することにより、前記溝の底部および側壁から露出したSiGe層の表面に、SiGe酸化膜を形成し、前記溝の側壁から露出したSi層の表面に、Si酸化膜を形成する工程と、
- (d) 前記SiGe酸化膜を前記Si酸化膜より高選択比の条件でエッチング することにより、前記溝の底部および側壁にSiGe層を露出させる工程と、
- (e)前記(d)工程で露出したSiGe層の表面に、単結晶である第2のSi層をエピタキシャル成長により形成する工程と、

- (f) 前記第2のSi層に熱処理を施すことにより前記第2のSi層のうち表面からの一定の厚さのSi膜を第1の絶縁膜とする工程と、
- (g)前記第1の絶縁膜上に、前記溝を埋め込む程度の第2の絶縁膜を形成し、溝外部の前記第2の絶縁膜を除去することにより前記素子分離領域に形成された素子分離および前記素子分離で区画された素子形成領域を形成する工程と、
- (h) 前記素子形成領域に、半導体素子を形成する工程と、 を有することを特徴とする半導体集積回路装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体集積回路装置およびその製造方法に関し、特に、基板の表面部に応力が加わった、いわゆる歪み基板を用いた半導体集積回路装置およびその製造方法に適用して有効な技術に関するものである。

[0002]

【従来の技術】

半導体基板の主表面に形成される半導体素子、例えば、MISFET (Metal Insulator Semiconductor Field Effect Transistor) の特性は、種々の要因により決まるが、基板の表面層に引っ張り応力が加わっている場合には、チャネル領域の電子の移動度が大きくなり、MISFETの電流駆動能力を向上させることができる。

[0003]

このような基板は、歪み基板と呼ばれ、例えば、Strained Si MOSFETs for Hi gh Performance CMOS Technology (2001 Symposium on VLSI Technology Digest p59~p60に、かかる基板を用いたMOSFETの記載がある。

[0004]

【発明が解決しようとする課題】

本発明者は、半導体集積回路装置の研究・開発に従事しており、特にMISF ETの特性の向上のため、歪み基板の採用について種々検討している。

[0005]

この歪み基板は、例えば、Si基板上に、SiGe膜をエピタキシャル成長させ、さらに、この上部にSi膜をエピタキシャル成長させることにより形成することができる。後述するように、SiとGeの格子間距離の影響により、最上層のSi膜に引っ張り応力が加わる。

[0006]

一方、基板には、複数の素子が形成され、これらの間を分離するため、絶縁膜よりなる素子分離が形成される。この素子分離は、例えば、基板の素子分離領域に溝を形成し、溝内に絶縁膜を埋め込むことにより形成する。

[0007]

例えば、溝の内部を含む基板上に、CVD (Chemical Vapor Deposition) 法で酸化シリコン膜等の絶縁膜を堆積し、溝外部の絶縁膜をCMP (Chemical Mechanical Polishing) 法等で除去することにより、溝内に絶縁膜を埋め込む。

[0008]

しかしながら、溝内に直接CVD絶縁膜を埋め込むと、溝(素子分離の壁)に沿ってリーク電流が流れ易くなる。これは、CVD絶縁膜と半導体基板との間において界面準位密度が高くなることが原因である。

[0009]

そこで、溝を形成した後に、溝の内壁を熱酸化した後に、CVD絶縁膜を埋め込む方法が採用されている。

[0010]

しかしながら、SiGe膜を有する歪み基板においては、溝の内壁を酸化した際に生じるSiGe酸化膜が、Si酸化膜と比較して界面準位密度が1桁大きいという性質を有する。

[0011]

従って、歪み基板を用いた場合には、Si基板を用いた場合より、リーク電流が大きくなり、また、素子分離特性が劣化するという問題が生じる。

[0012]

そこで、例えば、特開平5-275526号公報(USP5266813)には、単結晶シリコン層60を溝の内張りとして形成し、漏洩(リーク)を防止す

る技術が開示されている。

[0013]

しかしながら、半導体集積回路装置の特性の向上や微細化の要求に伴い、装置 の構成が異なる現状においては、前記公報に開示の技術では、リーク電流の防止 が充分ではない。これについては、追って詳細に説明する。

[0014]

本発明の目的は、歪み基板の素子分離特性を向上させる技術を提供することに ある。特に、ウエルが高濃度化し、もしくは素子分離上に導電性膜が配置される ような場合においても、素子分離の壁を介するリーク電流を低減することにある

[0015]

また、本発明の他の目的は、歪み基板の素子分離特性を向上させることによって、これらの主表面に形成される半導体集積回路の特性を向上させ、また、装置の歩留まりを向上させるものである。

[0016]

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0017]

【課題を解決するための手段】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば 、次のとおりである。

[0018]

本発明の半導体集積回路装置は、SiGe層と、前記SiGe層上にエピタキシャル成長された第1のSi層とを有する半導体基板の素子分離であって、その底部がSiGe層の途中に位置する素子分離とSiGe層との間に第2のSi層を有するものである。

[0019]

本発明の半導体集積回路装置の製造方法は、SiGe層とその上にエピタキシャル成長された第1のSi層とを有する半導体基板の素子分離領域に、第1のS

i層を貫通しSiGe層まで到達する溝を形成した後、その上部に第2のSi層を形成し、さらに、熱処理を施すことによりこの第2のSi層のうち表面からの一定の厚さのSi膜を第1の絶縁膜とし、この第1の絶縁膜上に溝を埋め込む程度の第2の絶縁膜を形成し、溝外部の第2の絶縁膜を除去することにより素子分離を形成するものである。

[0020]

また、前記第2のSi層を形成する前に、溝の底部および側壁を熱酸化し、SiGe酸化膜およびSi酸化膜を形成し、SiGe酸化膜のみをエッチングで除去した後、露出したSiGe層上のみに第2のSi層を形成してもよい。

[0021]

【発明の実施の形態】

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、原則として実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。

[0022]

(実施の形態1)

以下、本実施の形態の半導体集積回路装置をその製造方法に従って説明する。

[0023]

図1~図13は、本実施の形態の半導体集積回路装置の製造方法を示す基板の要部断面図である。また、図14は、基板の要部平面図であり、各断面図は、平面図のA-A断面部に対応する。また、nMIS-Aは、nチャネル型MISFETの形成領域であり、pMIS-Aは、pチャネル型MISFETの形成領域である。

[0024]

まず、図1に示すように、単結晶シリコン(Si)層1a、SiGe(シリコンゲルマニウム)層1bおよびこのSiGe層上にエピタキシャル成長された単結晶Si層1cよりなる半導体基板(以下、単に「基板」という)1を準備する

[0025]

この基板1を形成するには、まず、単結晶Si基板1 aの表面に、SiGe \overline{B} 1 bを、SiCGeの組成比(Si:Ge)が、例えば0.8:0.2となるよう、エピタキシャル成長により5μm程度形成する。次いで、このSiGe \overline{B} 1 b上に、Si \overline{B} 1 cをエピタキシャル成長により0.02 μ m程度形成する。

[0026]

このような基板1のSi層1cには、引っ張り応力が印加される。これは、SiGe層1bの格子間隔が、Siの単結晶のそれより広いため、SiGe層1b上に成長するSi層は、この格子間隔の影響を受けその格子間隔が広くなる。この格子間隔は、膜の成長が進むにつれ緩和されるが、基板の表面においてSi層の格子間隔が通常のSiの結晶の格子間隔より広ければ、Si層1cには、引っ張り応力が印加され、キャリアの移動度が上昇する。なお、Si層1cの下層は、Siより格子間隔の広い結晶であり、その表面からSiがエピタキシャル成長し得る層であれば良い。また、この基板1は、「歪み基板」、Si層1cは、「歪み層」と呼ばれる。

[0027]

次いで、基板1に素子分離SGIを形成する。この素子分離SGIを形成するには、まず、図2に示すように、基板1の表面に、例えば、10nm程度の酸化シリコン膜21を形成し、さらに、この上部に、窒化シリコン膜22を150nm程度堆積する。

[0028]

次いで、図示しないフォトレジスト膜(以下、単に「レジスト膜」という)をマスクに、基板1の素子分離領域(ISOp-p、ISOp-n)の窒化シリコン膜22および酸化シリコン膜21を除去する。

[0029]

次いで、レジスト膜を除去し、窒化シリコン膜22等をマスクに、基板1をエッチングして溝2を形成する。素子分離特性を確保するために、溝2の深さは、この場合300nm程度必要である。また、この溝2は、Si層1cを貫通し、SiGe層1bまで到達する。また、溝2の底部は、SiGe層1b中に位置する。

[0030]

従って、溝2の側壁には、Si層1cおよびSiGe層1bが露出し、また、 溝2の底部には、SiGe層1bが露出している。

[0031]

次に、還元処理、例えば、水素雰囲気中での熱処理を行うことにより、溝2の表面の自然酸化膜を除去する。次いで、図3に示すように、溝2の側壁のSi層1cおよびSiGe層1b上、また、溝2の底部のSiGe層1b上に単結晶Siをエピタキシャル成長させることにより、膜厚20nm程度の単結晶Si膜3を形成する。なお、溝2の側壁上部においては、単結晶Siの成長が基板に対して水平方向に成長するだけでなく、垂直方向にも成長する。従って、溝の側壁上部においては、基板1の表面より盛り上がるように単結晶Siが成長する。

[0032]

次いで、溝2の内壁のSi膜3の表面を酸化し、Si酸化膜(熱酸化膜)6を 形成するのであるが、その前に、図4に示すように、酸化シリコン膜21を選択 的にエッチングすることにより、溝の側壁部から後退させる。

[0033]

次いで、図5に示すように、溝2の内壁のSi膜3の表面を酸化し、Si酸化膜(熱酸化膜)6を形成する。このSi酸化膜6は、1)溝の底部のコーナー部(a1)に位置するSi酸化膜6をラウンド化し、コーナー部への応力集中による結晶欠陥の発生を抑制する、2)溝の側壁上部のコーナー部(a2)に位置するSi酸化膜6をラウンド化し、コーナー部への電界集中による半導体素子の特性の変動を抑制する、等のために形成される。また、3)溝内部に埋め込まれるCVD絶縁膜とSi層(1a)等とが直接接触する場合には、界面準位密度が大きくなるため、接触しても界面準位密度を低く抑えられるSi酸化膜(熱酸化膜)6を介在させる。

[0034]

ここで、本実施の形態によれば、酸化シリコン膜21を溝2の側壁部から後退させた後(図4)、酸化処理を行ったので、いわゆるバーズビークが大きくなり、コーナー部をより緩やかにすることができる。従って、電界集中をより緩和す

ることができる。

[0035]

また、この酸化処理の際、Si膜3の表面から一定の厚さのSi膜を酸化し、この酸化処理の後においてもSi膜3を残存させる。例えば、Siを酸化した場合にはその体積が2倍のSi酸化膜が形成されることから、Si膜3の膜厚20nm中の10nmを酸化すれば、20nm程度のSi酸化膜6となり、10nm程度のSi膜3が残存することとなる。

[0036]

次いで、図6に示すように、溝2の内部(Si酸化膜6上)を含む基板1上に、絶縁膜としてCVD(Chemical Vapor Deposition)法により酸化シリコン膜7を堆積する。この酸化シリコン膜は、例えば、テトラエトキシシラン(Si(OC $_2$ H $_5$) $_4$)とオゾン(O $_3$)を原料としたCVD法で形成することができる。かかる膜をオゾンテオス(O $_3$ -TEOS)膜と呼ぶ。次いで、酸素雰囲気下で、O $_3$ -TEOS膜に熱処理を施し(デンシファイ、焼き締め)、膜中不純物を除去し、また、膜を緻密化する。なお、酸化シリコン膜7の形成方法は、前記方法に限られず、HDP(High Density Plasma)CVD法を用いて形成してもよい。この場合、前記デンシファイは不要となる。

[0037]

次に、図7に示すように、酸化シリコン膜7を窒化シリコン膜22が露出するまで、例えばCMP (Chemical Mechanical Polishing) 法により研磨し、その表面を平坦化する。

[0038]

次いで、図8に示すように、窒化シリコン膜22を除去する。その結果、溝2の内壁のSi膜3と、Si酸化膜6および酸化シリコン膜7よりなる素子分離SGIとが完成する。この素子分離SGIで囲まれた領域が、素子形成領域となる(図14参照)。なお、窒化シリコン膜22の除去後においては、素子分離SGI表面の酸化シリコン膜7は、基板1の表面より突出しているが、その後の、基板の洗浄や熱酸化膜の除去等の工程により素子分離SGIの表面は徐々に後退する。

[0039]

[0040]

[0041]

次に、例えばフッ酸系の洗浄液を用いて基板1 (p型ウエル4 pおよびn型ウエル4 n)の表面をウェット洗浄した後、熱酸化によりp型ウエル4 pおよびn型ウエル4 nのそれぞれの表面に2 nm程度のゲート酸化膜(ゲート絶縁膜)8 を形成する。

[0042]

次に、ゲート酸化膜8の上部に導電性膜として、膜厚150nm程度の低抵抗 多結晶シリコン膜9をCVD法で堆積する。次いで、図示しないレジスト膜をマ スクに、多結晶シリコン膜9をエッチングすることにより、ゲート電極Gを形成 する。

[0043]

ここで、素子分離SGI(ISOp-p、ISOp-n)上にも、ゲート電極 Gが形成される。例えば、図示しない他の素子形成領域上のゲート電極が素子分 離SGI上まで延在している場合がある。また、ゲート電極Gと同層の多結晶シ リコン膜(9)を、配線や抵抗として用い、これらが素子分離上に形成される場 合がある。

[0044]

次いで、図10に示すように、p型ウエル4pのゲート電極Gの両側にn型不純物として例えばヒ素(As)を注入することによりn型半導体領域11を形成する。また、同様に、n型ウエル4nのゲート電極Gの両側にp型不純物を注入し、p型半導体領域12を形成する。

[0045]

次に、図11に示すように、基板1上にCVD法で70nm程度の窒化シリコン膜を堆積した後、異方的にエッチングすることによって、ゲート電極Gの側壁に膜厚50nm程度のサイドウォールスペーサ13を形成する。

[0046]

次いで、p型ウエル4p上のゲート電極Gの両側にn型不純物として例えばヒ素を注入する。また、n型ウエル4n上のゲート電極Gの両側にp型不純物として例えばフッ化ホウ素を注入し、例えば、1000℃、1秒の熱処理を施すことにより、前記不純物を活性化させ、n⁺型半導体領域 14 および p⁺型半導体領域 15 (ソース、ドレイン)を形成する。

[0047]

この n^+ 型半導体領域14および p^+ 型半導体領域15(ソース、ドレイン)は、 $SiGe \ Bar 1$ bまで延びている。なお、これらの領域を浅くし、 $Si \ Bar 1$ c 中にその底部が存在しても良い。但し、 $Si \ Bar 1$ c の引っ張り応力を大きくするためには、できるだけ $Si \ Bar 1$ c の膜厚を薄くすることが望ましく、かかる場合には、 n^+ 型半導体領域14 および p^+ 型半導体領域15(ソース、ドレイン)は、 $Si \ Ge \ Bar 1$ bまで延びることとなる。

[0048]

ここまでの工程で、LDD(Lightly Doped Drain)構造のソース、ドレイン(n⁻型半導体領域、n⁺型半導体領域、p⁻型半導体領域およびp⁺型半導体領域)を備えたnチャネル型MISFETQnおよびpチャネル型MISFETQpが形成される。図14に、本実施の形態の半導体集積回路装置の基板の要部断面図を示す。

[0049]

ここで、本実施の形態においては、歪み基板1上にMISFETを形成したので、チャネル領域における電子の移動度を向上させることができる。その結果、MISFETの電流駆動能力、特に、nチャネル型MISFETの電流駆動能力を向上させることができる。

[0050]

また、本実施の形態においては、素子分離SGIとSiGe層1bとの間にSi膜3を形成したので、素子分離SGIとSi膜3との界面における電界準位密度を低減することができる。従って、これらの界面を介して流れるリーク電流を低減することができる。

[0051]

即ち、図15に示すように、溝2の側壁と底部を直接酸化して、Si酸化膜6 aおよびSiGe酸化膜6bを形成することも可能である。しかしながら、Si Ge酸化膜6bは、Si酸化膜と比較し、界面準位密度が約1桁多く、溝2の内 壁を直接酸化するだけでは、リーク電流対策が不十分である。即ち、図15に示 すように、素子分離(SiGe酸化膜6b)の周囲に電子がトラップされ易くな り、素子分離の壁に沿ってリーク電流が流れる。

[0052]

これに対し、本実施の形態によれば、素子分離SGIとSiGe層1bとの界面には、SiGe酸化膜6bが存在しないので、リーク電流を低減することができる。また、溝2の内壁にSi膜3を形成しこの層を酸化することによりSi酸化膜6を形成したので、CVD絶縁膜(7)と基板とが接触せず、これらの間の界面準位密度を低減することができる。

[0053]

また、溝2の内壁にSi酸化膜6の形成後においてもSi膜3を残存させたので、Si酸化膜6とSiGe層1bとが接触せず、これらの間の界面準位密度を低減することができる。

[0054]

さらに、S i 膜 3 を残存させたので、S i 酸化膜 6 の形成後の熱処理、例えば、 O_3 -TEOS膜(7)のデンシファイ処理やソース、ドレイン(1 4、15)を構成する不純物の活性化処理等により、S i 酸化膜 6 の酸化がさらに進行しても、残存するS i 膜 3 が随時酸化されるため、S i G e 層 I b の酸化を防止することができる。従って、S i G e 酸化膜による界面準位密度の上昇を抑えることができる。

[0055]

また、本実施の形態のように、ウエルの濃度が比較的高い場合(例えば、 $1 \times 10^{18} \, \mathrm{cm}^{-3}$ 以上の場合)や、素子分離上に導電性膜(ゲート電極)が形成されている場合には、図16に示すように、素子分離SGIの外周部に電子がトラップされ易くなる。

[0056]

これは、素子分離上に導電性膜(ゲート電極)と素子分離SGIによって寄生のMOSトランジスタが構成され、導電性膜に電位が印加されると素子分離の外壁に電子が蓄積され、さらに、導電性膜に寄生MOSの閾値電位(Vt)以上の電位が印加されると、この寄生MOSトランジスタがオンする。また、ウエル濃度が高ければ、その表面に形成した熱酸化膜の界面準位密度が高くなることが一般的に知られている。

[0057]

従って、本実施の形態は、この様な場合(ウエルの濃度が比較的高い場合や、 素子分離上にゲート電極が形成されている場合)に用いてより効果的である。

[0058]

一方、図17に示すように、素子分離SGI(6、7)の外周が、Si膜3で 覆われている場合であっても、素子分離SGIがSiGe層1bより深く形成さ れている場合には、リーク電流の経路が制限される。

[0059]

即ち、素子分離SGIとSiGe層1bとの界面にトラップされた電子は、図 18の斜線部を介して流れることとなる。図18は、図17に示す半導体集積回 路装置の基板の要部平面図であり、図17は、図18のA-A断面部に対応する

[0060]

これに対し、本実施の形態のように、素子分離SGIの底部が、SiGe層1b中に位置する場合(図1参照)には、図19の斜線部に示すように、素子分離SGIの底部を介してのリーク電流も生じ得るため、リーク電流の対策がより重要となる。

[0061]

また、素子分離SGIは、素子の微細化に伴い浅くなる傾向にある。これは、 パターン面積が小さくなると、アスペクト比(溝深さ/パターン幅)が大きくな り、絶縁膜の埋め込み特性が劣化する等の理由によるものである。

[0062]

従って、素子分離SGIの底部が、SiGe層1b中に位置する場合には、本 実施の形態を用いて好適である。

[0063]

この後、図12に示すように、基板1上に、金属膜として例えばCo(コバルト)膜を堆積し、熱処理を施すことにより、かかる膜と、ゲート電極Gおよび基板1との接触部においてシリサイド化反応を起こさせ、自己整合的にCoSi₂(コバルトシリサイド膜)17を形成する。次いで、未反応のCo膜を除去し、さらに、熱処理を施す。

[0064]

次いで、図13に示すように、基板1上に、層間絶縁膜として例えば酸化シリコン膜19をCVD法で堆積し、必要に応じてその上部を平坦化する。次いで、MISFET(Qn、Qp)のソース、ドレイン(15、14)およびゲート電極上の酸化シリコン膜19をエッチングすることにより、コンタクトホールC1

を形成する。なお、ゲート電極上のコンタクトホールの図示は省略する。

[0065]

次いで、コンタクトホールC1内を含む酸化シリコン膜19上に、導電性膜として例えばW(タングステン膜)を堆積し、コンタクトホールC1外部のW膜をCMP法等を用い研磨除去することによりプラグP1を形成する。

[0066]

次いで、プラグP1上を含む酸化シリコン膜19上に、導電性膜として例えば W膜を堆積し、所望の形状にパターニングすることにより第1層配線M1を形成 する。

[0067]

次いで、層間絶縁膜、プラグおよび配線の形成工程を繰り返すことによって、 さらに、多層の配線を形成することができるが、その図示および詳細な形成工程 の説明は、省略する。

[0068]

この後、例えば、最上層配線上に、パッド部が開口した保護膜を形成し、ウエ ハ状態の基板1がダイシングされ、複数のチップが形成される。

[0069]

さらに、パッド部と外部リードをバンプ電極やワイヤー等を用いて接続し、また、必要に応じ樹脂等を用いてチップの周辺を封止することにより半導体集積回路装置が完成する。

[0070]

ここで、Si膜3は、半導体集積回路装置の完成後においても残存していることが望ましい。

[0071]

(実施の形態2)

実施の形態1においては、Si膜3を単結晶Si膜とし、エピタキシャル成長により形成したが、この膜を、多結晶シリコン膜としてもよい。

[0072]

以下、本実施の形態の半導体集積回路装置をその製造方法に沿って説明する。

図20~図23は、本実施の形態の半導体集積回路装置の製造方法を示す基板の 要部断面図である。なお、溝2の形成工程までは、図1および図2を参照しなが ら説明した実施の形態1の場合と同様であるためその説明を省略する。

[0073]

即ち、溝2が形成された歪み基板1上に、図20に示すように、CVD法を用いて膜厚20nm程度の多結晶シリコン膜203を堆積する。21は、酸化シリコン膜、22は、窒化シリコン膜である。

[0074]

次いで、図21に示すように、多結晶シリコン膜203の表面を酸化し、Si酸化膜(熱酸化膜)206を形成する。この酸化処理の際、Si膜203の表面から一定の厚さのSi膜を酸化し、この酸化処理の後においてもSi膜203を残存させる。例えば、Si膜203の膜厚20nm中の10nmを酸化し、20nm程度のSi酸化膜206とし、10nm程度のSi膜203を残存させる。また、この酸化処理により、溝の底部のコーナー部(a1)に位置するSi酸化膜6がラウンド化する。その結果、コーナー部への応力集中による結晶欠陥の発生を抑制することができる。

[0075]

次いで、図22に示すように、溝2の内部を含む基板1上(Si酸化膜206上)に、絶縁膜としてCVD法により酸化シリコン膜7を堆積する。この酸化シリコン膜は、例えば、実施の形態1で説明した O_3 -TEOS膜である。次いで、酸素雰囲気下で O_3 -TEOS膜に熱処理を施し、膜中の不純物を除去し、また、膜を緻密化する。

[0076]

次に、図23に示すように、酸化シリコン膜7を窒化シリコン膜22が露出するまで、例えばCMP法により研磨し、その表面を平坦化する。次いで、窒化シリコン膜22を除去する。

[0077]

その結果、溝2の内壁のSi膜203と、Si酸化膜206および酸化シリコン膜7よりなる素子分離SGIとが完成する。この素子分離SGIで囲まれた領

域が、素子形成領域となる(図14参照)。なお、素子分離SGIの表面は徐々に後退する。また、ウエル内分離(ISOp-p)の幅H1は、例えば 0.2μ m程度であり、ウエル間分離(ISOn-p)の幅H2は幅H1より大きく、例えば 0.4μ m程度である。

[0078]

この後、素子形成領域にMISFET(Qn、Qp)等を形成するのであるが、以降の形成工程は、実施の形態1において、図9~図14を参照しながら説明した実施の形態1の場合と同様であるためその詳細な説明を省略する。

[0079]

本実施の形態においても、実施の形態1と同様の効果を奏する。なお、素子分離SGIと基板1との間の界面準位は、多結晶シリコン膜を介するより、実施の 形態1の単結晶のSi膜を介する方がその密度が小さいと考えられる。

[0080]

(実施の形態3)

実施の形態1および2においては、Si酸化膜(6、206)上に直接CVD 絶縁膜(7)を堆積したが、これらの膜の間に、窒化シリコン膜を形成してもよい。

[0081]

以下、本実施の形態の半導体集積回路装置をその製造方法に沿って説明する。 図24~図28は、本実施の形態の半導体集積回路装置の製造方法を示す基板の 要部断面図である。なお、Si酸化膜6の形成工程までは、図1~図5を参照し ながら説明した実施の形態1の場合と同様であるためその説明を省略する。また 、実施の形態1(図5)で詳細に説明したように、溝の底部のコーナー部(a1))や溝の側壁上部のコーナー部(a2)に位置するSi酸化膜6はラウンド化し ているが、図24においてはかかる部分の図を簡略化して記載してある。

[0082]

(1)即ち、Si酸化膜6が形成された歪み基板1上に、図24に示すように、CVD法を用いて膜厚10nm程度の窒化シリコン膜306を堆積する。なお、21は、酸化シリコン膜、22は、窒化シリコン膜である。

[0083]

次いで、図25に示すように、溝2の内部を含む基板1上(窒化シリコン膜306上)に、絶縁膜としてCVD法により酸化シリコン膜7を堆積する。この酸化シリコン膜は、例えば、実施の形態1で説明した O_3 -TEOS膜である。次いで、酸素雰囲気下で O_3 -TEOS膜に熱処理を施し、膜中の不純物を除去し、また、膜を緻密化する。

[0084]

次に、図26に示すように、酸化シリコン膜7を窒化シリコン膜22が露出するまで、例えばCMP法により研磨し、その表面を平坦化する。次いで、窒化シリコン膜22を除去する。

[0085]

その結果、溝2の内壁のSi膜3と、Si酸化膜6、窒化シリコン膜306および酸化シリコン膜7よりなる素子分離SGIとが完成する。この素子分離SGIで囲まれた領域が、素子形成領域となる(図14参照)。なお、素子分離SGIの表面は徐々に後退する。また、ウエル内分離(ISOp-p)の幅H1は、例えば0.2 μ m程度であり、ウエル間分離(ISOn-p)の幅H2は幅H1より大きく、例えば0.4 μ m程度である。

[0086]

この後、素子形成領域にMISFET (Qn、Qp) 等を形成するのであるが、以降の形成工程は、実施の形態1において、図9~図14を参照しながら説明した実施の形態1の場合と同様であるためその詳細な説明を省略する。

[0087]

本実施の形態においても、実施の形態1と同様の効果を奏する。さらに、Si酸化膜6上に窒化シリコン膜306を形成したので、Si酸化膜6の形成後の熱処理、例えば、実施の形態1で詳細に説明したO3-TEOS膜(7)のデンシファイ処理やソース、ドレイン(14、15)を構成する不純物の活性化処理等による、Si酸化膜6の酸化の進行を抑えることができる。従って、Si膜3の酸化を抑えることができ、Si膜3の残留を確実にすることができる。また、Si酸化膜6の酸化が進行すると、体積膨張が起こり素子分離に応力が印加され、

結晶欠陥が生じやすくなる。従って、窒化シリコン膜306を形成することで、 応力の影響を小さくでき、結晶欠陥の発生を抑制することができる。

[0088]

(2) また、Si酸化膜6が形成された歪み基板1上に、CVD法を用いて膜厚10nm程度の窒化シリコン膜306を堆積した後、図27に示すように、窒化シリコン膜を異方的にエッチングすることにより、溝2の側壁部のみに窒化シリコン膜306aを残存させてもよい。なお、溝のコーナー部(a1、a2)に位置するSi酸化膜6はラウンド化しているが、図27においてはかかる部分の図を簡略化して記載してある。

[0089]

この後、前記(1)の場合と同様に、溝2の内部を含む基板1上に、絶縁膜としてCVD法により酸化シリコン膜7を堆積し、酸化シリコン膜7を窒化シリコン膜22が露出するまで研磨し、その表面を平坦化する(図28)。次いで、窒化シリコン膜22を除去する。

[0090]

このように、窒化シリコン膜306aを溝の側壁部にのみ残しても、Si酸化膜6の酸化の進行を抑えることができる。即ち、溝の底部は、厚い酸化シリコン膜7で覆われるため、Si酸化膜6の酸化の進行は遅いと考えられる。従って、酸化の影響が大きい、溝の側壁部のみに窒化シリコン膜306aを残存させることにより、Si膜3の酸化を抑えることができる。また、結晶欠陥を低減できる

[0091]

なお、本実施の形態においては、実施の形態1を参照しながらSi酸化膜6上に窒化膜を形成する場合について説明したが、実施の形態2のSi酸化膜206 上にも同様の工程で窒化膜を形成することができる。

[0092]

(実施の形態4)

以下、本実施の形態の半導体集積回路装置をその製造方法に沿って説明する。 図29~図33は、本実施の形態の半導体集積回路装置の製造方法を示す基板の 要部断面図である。なお、溝2の形成工程までは、図1および図2を参照しながら説明した実施の形態1の場合と同様であるためその説明を省略する。

[0093]

まず、溝2が形成された歪み基板1の表面を酸化することにより、図29に示すように、Si酸化膜402aとSiGe酸化膜402bを形成する。これらの酸化膜の膜厚は、20nm程度である。

[0094]

次いで、図30に示すように、例えば、 H_2O (水)を用いてSiGe 酸化膜 402b のみを選択的に除去し、Si 酸化膜 402a は残存させる。即ち、Si Ge 酸化膜 402b をSi 酸化膜に対して高選択比の条件でエッチングする。SiGe 酸化膜は、水に溶解する性質を有するため、容易に除去可能である。

[0095]

その結果、溝2の内壁のうち、SiGe層1bのみが露出し、Si層1c上は、Si酸化膜402aで覆われる。

[0096]

次いで、還元処理、例えば、水素雰囲気中での熱処理を行うことにより、溝部から露出したSiGe層1b上の表面の自然酸化膜を除去する。次いで、図31に示すように、露出したSiGe層1b上に単結晶Siをエピタキシャル成長させることにより、膜厚20nm程度のSi膜403を形成する。ここで、溝側壁のSi層1c上には、Si酸化膜402aが残存しているため、Siは成長しない。

[0097]

次いで、図32に示すように、溝2の内壁のSi膜403の表面を酸化し、Si酸化膜(熱酸化膜)406を形成する。

[0098]

次いで、図33に示すように、溝2の内部(Si酸化膜402aおよび406上)を含む基板1上に、絶縁膜としてCVD法により酸化シリコン膜7を堆積する。この酸化シリコン膜は、例えば、実施の形態1で説明したO $_3$ -TEOS膜である。次いで、酸素雰囲気下でO $_3$ -TEOS膜に熱処理を施し、膜中の不純

物を除去し、また、膜を緻密化する。

[0099]

次に、酸化シリコン膜7を窒化シリコン膜22が露出するまで、例えばCMP 法により研磨し、その表面を平坦化する。次いで、窒化シリコン膜22を除去する。

[0100]

その結果、溝2の内壁のSi膜403と、Si酸化膜402a、406および酸化シリコン膜7よりなる素子分離SGIとが完成する。この素子分離SGIで囲まれた領域が、素子形成領域となる(図14参照)。なお、素子分離SGIの表面は徐々に後退する。また、ウエル内分離(ISOp-p)の幅H1は、例えば0.2μm程度であり、ウエル間分離(ISOn-p)の幅H2は幅H1より大きく、例えば0.4μm程度である。

[0101]

この後、素子形成領域にMISFET(Qn、Qp)等を形成するのであるが、以降の形成工程は、実施の形態1において、図9~図14を参照しながら説明した実施の形態1の場合と同様であるためその詳細な説明を省略する。

[0102]

本実施の形態においても、実施の形態1と同様の効果を奏する。さらに、本実施の形態においては、Si酸化膜402aをマスクとし、溝内部のSiGe1b上のみにSiをエピタキシャル成長させたので、Si膜403中には、Si層1cから成長した部分とSiGe層1bから成長した部分との境界がなく(図3参照)、膜質を向上させることができる。

[0103]

即ち、Si層中に前記境界が存在すると結晶格子の不連続面が形成され、結晶 欠陥を発生させる恐れがある。

[0104]

しかしながら、本実施の形態によれば、Si膜403中に不連続面が形成されるのを回避でき、残存するSi膜403の結晶欠陥を低減することができる。

[0105]

なお、本実施の形態に実施の形態3を適用してもよい。即ち、本実施の形態の Si酸化膜406上に窒化シリコン膜を形成してもよい。

[0106]

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない 範囲で種々変更可能であることはいうまでもない。

[0107]

特に、前記実施の形態においては、MISFETを形成する場合について説明 したが、この他の半導体素子、例えば、バイポーラトランジスタ等、基板表面の 電流経路(チャネル)および素子分離を有する半導体集積回路装置に広く適用可 能である。

[0108]

【発明の効果】

本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。

[0109]

SiGe層と、その上部にエピタキシャル成長された第1のSi層とを有する 歪み基板の、素子分離領域に形成された溝とその内部の絶縁膜よりなる素子分離 であって、第1のSi層を貫通し、SiGe層の途中にその底部を有する素子分 離と、SiGe層との間に第2のSi層を形成したので、歪み基板の素子分離特 性を向上させることができる。また、歪み基板の主表面に形成される半導体集積 回路の特性を向上させることができる。また、装置の歩留まりを向上させること ができる。

[0110]

特に、ウエルが高濃度化し、もしくは素子分離上に導電性膜が配置されるような場合においても、素子分離を介するリーク電流を低減でき、素子分離特性を向上させることができる。

【図面の簡単な説明】

【図1】

本発明の実施の形態 1 の半導体集積回路装置の製造方法を示す基板の要部断面 図である。

【図2】

本発明の実施の形態1の半導体集積回路装置の製造方法を示す基板の要部断面 図である。

【図3】

本発明の実施の形態1の半導体集積回路装置の製造方法を示す基板の要部断面 図である。

【図4】

本発明の実施の形態1の半導体集積回路装置の製造方法を示す基板の要部断面 図である。

【図5】

本発明の実施の形態1の半導体集積回路装置の製造方法を示す基板の要部断面 図である。

【図6】

本発明の実施の形態 1 の半導体集積回路装置の製造方法を示す基板の要部断面 図である。

【図7】

本発明の実施の形態1の半導体集積回路装置の製造方法を示す基板の要部断面 図である。

【図8】

本発明の実施の形態1の半導体集積回路装置の製造方法を示す基板の要部断面 図である。

【図9】

本発明の実施の形態1の半導体集積回路装置の製造方法を示す基板の要部断面 図である。

【図10】

本発明の実施の形態1の半導体集積回路装置の製造方法を示す基板の要部断面 図である。

【図11】

本発明の実施の形態 1 の半導体集積回路装置の製造方法を示す基板の要部断面 図である。

【図12】

本発明の実施の形態1の半導体集積回路装置の製造方法を示す基板の要部断面 図である。

【図13】

本発明の実施の形態1の半導体集積回路装置の製造方法を示す基板の要部断面 図である。

【図14】

本発明の実施の形態1の半導体集積回路装置の製造方法を示す基板の要部平面 図である。

【図15】

本発明の実施の形態1の効果を説明するための半導体集積回路装置を示す基板の要部断面図である。

【図16】

本発明の実施の形態1の効果を説明するための半導体集積回路装置を示す基板の要部断面図である。

【図17】

本発明の実施の形態1の効果を説明するための半導体集積回路装置を示す基板の要部断面図である。

【図18】

本発明の実施の形態1の効果を説明するための半導体集積回路装置を示す基板の要部平面図である。

【図19】

本発明の実施の形態1の効果を説明するための半導体集積回路装置を示す基板の要部平面図である。

【図20】

本発明の実施の形態2の半導体集積回路装置の製造方法を示す基板の要部断面

図である。

【図21】

本発明の実施の形態2の半導体集積回路装置の製造方法を示す基板の要部断面 図である。

【図22】

本発明の実施の形態2の半導体集積回路装置の製造方法を示す基板の要部断面 図である。

【図23】

本発明の実施の形態2の半導体集積回路装置の製造方法を示す基板の要部断面 図である。

【図24】

本発明の実施の形態3の半導体集積回路装置の製造方法を示す基板の要部断面図である。

【図25】

本発明の実施の形態3の半導体集積回路装置の製造方法を示す基板の要部断面図である。

【図26】

本発明の実施の形態3の半導体集積回路装置の製造方法を示す基板の要部断面 図である。

【図27】

本発明の実施の形態3の他の半導体集積回路装置の製造方法を示す基板の要部 断面図である。

【図28】

本発明の実施の形態3の他の半導体集積回路装置の製造方法を示す基板の要部断面図である。

【図29】

本発明の実施の形態4の半導体集積回路装置の製造方法を示す基板の要部断面 図である。

【図30】

本発明の実施の形態4の半導体集積回路装置の製造方法を示す基板の要部断面 図である。

【図31】

本発明の実施の形態4の半導体集積回路装置の製造方法を示す基板の要部断面 図である。

【図32】

本発明の実施の形態4の半導体集積回路装置の製造方法を示す基板の要部断面 図である。

【図33】

本発明の実施の形態4の半導体集積回路装置の製造方法を示す基板の要部断面 図である。


【符号の説明】

- 1 半導体基板(基板、歪み基板)
- 1 a Si層(単結晶シリコン層)
- 1b SiGe層
- 1 c Si層(単結晶シリコン層)
- 2 溝
- 3 S i 膜
- 4 n n型ウエル
- 4 p p型ウエル
- 6 Si酸化膜
- 6 a Si酸化膜
- 6 b SiGe酸化膜
- 7 酸化シリコン膜
- 8 ゲート酸化膜
- 9 多結晶シリコン膜
- 11 n型半導体領域
- 12 p型半導体領域
- 13 サイドウォールスペーサ


- 14 n +型半導体領域
- 15 p +型半導体領域
- 17 CoSi₂膜
- 19 酸化シリコン膜
- 21 酸化シリコン膜
- 22 窒化シリコン膜
- 60 単結晶シリコン層
- 203 Si膜(多結晶シリコン膜)
- 206 Si酸化膜
- 306 窒化シリコン膜
- 306a 窒化シリコン膜
- 402a Si酸化膜
- 402b SiGe酸化膜
- 403 Si膜
- 406 Si酸化膜
- C1 コンタクトホール
- G ゲート電極
- H1 ウエル内分離の幅
- H2 ウエル間分離の幅
- ISOp-p ウエル内分離
- ISOn-p ウエル間分離
- M1 第1層配線
- P1 プラグ
- Qn nチャネル型MISFET
- Qp pチャネル型MISFET
- SGI 素子分離
- nMIS-A nチャネル型MISFETの形成領域
- pMIS-A pチャネル型MISFETの形成領域

【書類名】 図面


【図1】




【図2】









【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




[図10]




【図11】




【図12】




[図13]




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】




【図26】




【図27】




【図28】




【図29】




[図30]




【図31】



【図32】



【図33】



【書類名】 要約書

【要約】

【課題】 歪み基板の素子分離の壁を介するリーク電流を低減し、素子分離特性 を向上させる。

【解決手段】 単結晶シリコン層1a、SiGe層1bおよびこのSiGe層1b上にエピタキシャル成長された単結晶Si層1cよりなる歪み基板1中に、その底部がSiGe層1b中に位置する溝2を形成し、溝2の内壁に単結晶Siをエピタキシャル成長させることによりSi膜3を形成し、さらに、このSi膜3の一部を酸化しその上部にSi酸化膜(熱酸化膜)6を形成した後、溝2の内部を含む基板1上に、絶縁膜としてCVD法により酸化シリコン膜7を堆積し、その表面CMP法により研磨する。このように素子分離SGIとSiGe層1bとの間にSi膜3を介在させることにより素子分離SGIの壁に沿ったリーク電流を低減することができる。

【選択図】 図13

出願人履歴情報

識別番号

[000005108]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都千代田区神田駿河台4丁目6番地

氏 名

株式会社日立製作所